Sumários
Verilog
26 Abril 2021, 17:30 • Guiomar Gaspar de Andrade Evans
Implementação um circuito de média complexidade (um somador) numa placa Basys2 que contém uma FPGA Xilinx Spartan 3E - aula presencial.
Verilog
21 Abril 2021, 17:00 • Guiomar Gaspar de Andrade Evans
Familiarização dos alunos com ferramentas de desenvolvimento de hardware digital implementado em FPGAs. Recorreu-se à utilização do ISE Webpack da Xilinx (ISE) para sintetizar, a partir de uma descrição em Verilog, alguns projectos de pequena dimensão - (aula por vídeo conferência).
Verilog
19 Abril 2021, 17:30 • Guiomar Gaspar de Andrade Evans
Familiarização dos alunos com ferramentas de desenvolvimento de hardware digital implementado em FPGAs. Recorreu-se à utilização do ISE Webpack da Xilinx (ISE) para sintetizar, a partir de uma descrição em Verilog, alguns projectos de pequena dimensão - (aula por vídeo conferência).
PL8
16 Abril 2021, 15:00 • Duarte Filipe Oliveira Saraiva
Aplicações do sistema do modelo realimentado - G-Protocolo 10