Verilog
28 Abril 2021, 17:00 • Guiomar Gaspar de Andrade Evans
Implementação um circuito de média complexidade (um somador) numa placa Basys2 que contém uma FPGA Xilinx Spartan 3E - aula presencial (metade da turma).
28 Abril 2021, 17:00 • Guiomar Gaspar de Andrade Evans
Implementação um circuito de média complexidade (um somador) numa placa Basys2 que contém uma FPGA Xilinx Spartan 3E - aula presencial (metade da turma).