Sumários
Trabalho de Laboratório 4
7 Outubro 2025, 16:30 • Inês Meira Leite
O objectivo deste trabalho é apresentar e exercitar o fluxo de projecto típico de um filtro activo. Partindo das especificações, determina-se a ordem do filtro e procede-se ao projecto do protótipo passa-baixo normalizado a partir das tabelas, escrevendo a sua funçãodetransferência (FdT)naforma“matemática”normalizada. Depois, denormaliza-se aquela criando a FdT “real” do projecto (i.e., com as frequências a tomar os seus valores reais), selecciona-se o circuito para a implementação, simula-se este e, finalmente, constrói-se e testa-se o dito circuito no laboratório.
Projeto de FPGA - Parte 2
7 Outubro 2025, 10:00 • Nuno Miguel Cabecinhas Gonçalves
Finalização do projeto de FPGA
Trabalho de Laboratório 3
3 Outubro 2025, 14:30 • Inês Meira Leite
O objectivo deste trabalho é finalizar o “curto” curso de desenvolvimento de hardware digital, baseado em metodologias de projecto modernas (HDLs). Para isso vai ser implementado um circuito de média complexidade (um somador) numa placa Basys2 que contém uma FPGA Xilinx Spartan 3E.
Projeto de FPGA - Parte 1
2 Outubro 2025, 12:30 • Nuno Miguel Cabecinhas Gonçalves
- Familiarização com a placa de desenvolvimento
- Inicio do desenvolvimento do projeto em FPGA
Trabalho de Laboratório 3
2 Outubro 2025, 10:00 • Inês Meira Leite
O objectivo deste trabalho é finalizar o “curto” curso de desenvolvimento de hardware digital, baseado em metodologias de projecto modernas (HDLs). Para isso vai ser implementado um circuito de média complexidade (um somador) numa placa Basys2 que contém uma FPGA Xilinx Spartan 3E.